Telegram Web
Книга-туториал по Zynq MP

This book is a practical guide for building an integrated system for Xilinx FPGA – ZynqMP family. What is meant by integrated system is the complete ow starting from the hardware logic up to a running application on an Operating System. You can experience through this book all needed steps to have Xilinx ZynqMP FPGA running.

===
https://electgon.com/publications/digital/xilinx-zynqmp/
===
Forwarded from Kostya Goodsoul
Расписание тренингов на июнь

https://learning.intel.com/developer/learn/signin
Школа синтеза но в Иране )

Introducing LUMOS: A RISC-V Processor for Computer Architecture Education

LUMOS is a multicycle RISC-V processor core developed at the Iran University of Science and Technology (IUST) to provide students in computer architecture courses with a hands-on platform for exploring processor design. While implementing only a subset of the RV32I instruction set, LUMOS is intentionally designed with modularity in mind, enabling students to work on various components of the processor as part of their course projects.

This semester, students at IUST are working to integrate a Fixed Point Unit within the LUMOS core as a part of their final course project. Alongside the integer instructions supported by the core, a simple program will be used for demonstration of the CPUs internal mechanisms.

For educators interested in RISC-V and computer architecture, the LUMOS processor is available in the IUST Computer Organization GitHub repository:


https://github.com/IUST-Computer-Organization/LUMOS
Та да!
Вы писали, вы просили! Наконец-то они приехали! 100 бумажных номеров народного FPGA-RTL-Verification журнала, 80 из которых доступны для заказа!
===
Это прекрасное дополнение книжной полки. Ну и к тому же - это история, а сохранить историю - бесценно.
===
А теперь абзац мотивации, для авторов третьего номера FPGA-Systems Magazine :: №GAMMA (state_2)
Если вы пришлете статью или небольшую заметку для журнала, то получите бесплатную бумажную версию. Надеюсь это придаст вам немного больший стимул к написанию.
===
PS: авторы второго номера также получат по распечатанной версии. ОГРОМНОЕ СПАСИБО вам ребята!
Всем привет. Осталось меньше половины номеров журнала FSM::№Beta. Если есть желание пополнить свою книжную полку уникальным явлением в виде журнала от коммунити FPGA-Systems, то вот ссылка для заказа https://fpga-systems.ru/shop/30/desc/fpga-systems-magazine-beta-state_1
===
Оплата после того как я позвоню и подтвержу заказ, ссылку на оплату я пришлю после подтверждения
===
Погнал обрадую пункт приема Яндекс доставки 😁
Услуга самовывоза журнала в действии 😉
PS для олдов "Хватит флудить!" 😂
Forwarded from VLSI HUB (Dmitry Murzinov)
Из упоминавшегося ранее репо с gitignore и альтернативных источников сверстал список для применения в эмбеддерских проектах и для разработчиков FPGA/ASIC.

По gitignore инфы более чем, а вот по gitattributes не так много: Есть полезный ранее публиковавшийся лайфхак по gitattributes и конкретное применение.

▶️ http://idoka.ru/blog/posts/gitignore-gitattributes-collection/

PS: Если какие-то gitignore/gitattributes упустил: пишите в комментарии - добавлю.
@vlsihub
Комрадз, если получили журнал, не стесняйтесь кинуть в чатик @fpgasystems селфи с покупкой )
😔 ну и где эти остальные 56 человек, кто был готов купить за полтора косаря?
⚡️Открытый ознакомительный курс по функциональной верификации RISC-V ядер⚡️

Доброго времени суток, дорогие читатели! Еще в прошлом посте я рассказывал вам о том, что разрабатываю курс по верификации RISC-V ядер. И рад поделиться, что сегодня я завершил его первую версию.

В настоящее время курс размещен на GitHub и открыт для каждого
. Делюсь с вами ссылкой на репозиторий.

Вас там ждет много интересного. Например:

- напишем собственную тестовую программу
- запустим симуляцию в Verilator
- проанализируем временные диаграммы в GTKWave
- напишем 3 версии тестового окружения на SystemVerilog!
- протестируем генератор случайных инструкций
- "пощупаем" программную модель RISC-V Spike

Моим искреннем желанием является сделать курс доступным максимальному количеству людей. Поэтому в нем используется только открытое ПО и предоставляется виртуальная машина, на которой можно сразу начать работу.

Взаимодействуйте с репозиторием, оставляйте обратную связь. Открывайте Pull Requests, создавайте Issue.

Всего вам самого наилучшего!🤝
А што если кто-то сделает UVM окружение для тестирования функциональности аппаратных ресурсов в ПЛИС. Так вот, какой то дядя это сделал
https://github.com/Mekky7/UVM-enviroment-of-Spartan-6-FPGA-DSP48A1-

===
Ориджинал пост фром линкедин
===
Hey all, I want to share with you my latest project in digital verification field, I have managed to implement UVM testing environment of Spartan-6 FPGA DSP48A1 architecture from Xilinx I have tested the full configurations, achieving 99.61 % code coverage in the parameterised design and i have made equivalent models for both the sequential and combinational configuration in my scoreboard, It was such a great project to enhance my knowledge in UVM and Verification of pipelined architectures. 
you will get the project files in my GitHub link: https://lnkd.in/duDsr_WY
all you will do is to run the do file attached to see the figures attached below.
If you have any questions don't hesitate to ask me and I will be very happy to answer and help you.
2024/06/28 19:29:22
Back to Top
HTML Embed Code: