Продолжаем тему PCI-e on FPGA*
Здесь у нас настоящий SDR c Zynq (PCI-e вариант исполнения Pluto-SDR от AD), но с "ненастоящим" PCI-e, поскольку он подключен к процессорной подсистеме Zynq (т.н. PS) - т.е. те, кто хотели своими ручками RTL для PCI-e со всякими кастомными BAR и самописными движками DMA - немного в пролёте.
Для тех кому некритичен доступ к голому PCI-e пространство для манёвра всё равно остаётся в виду наличия высокосрокостной связки АЦП+ЦАП подключенной к FPGA части Zynq (т.н. PL).
Еще из позитивных сторон: стоимость всего 10к₽💰
▫️https://aliexpress.com/item/1005009017887241.html
▫️https://aliexpress.ru/item/1005009017887241.html
--------------
*Предыдущие серии PCI-e on FPGA:
▫️https://www.tgoop.com/vlsihub/17
▫️https://www.tgoop.com/vlsihub/18
▫️https://www.tgoop.com/vlsihub/19
▫️https://www.tgoop.com/vlsihub/679
▫️https://www.tgoop.com/vlsihub/712
▫️https://www.tgoop.com/vlsihub/720
▫️https://www.tgoop.com/vlsihub/724
▫️https://www.tgoop.com/vlsihub/733
❗️UPD: уточнение по архитектуре: похоже там стоит реалтековская гигабитная сетевуха, подключенная к Zynq с одной стороны и к PCIe с другой. Вот такие пироги 🤷♂️
@vlsihub
Здесь у нас настоящий SDR c Zynq (PCI-e вариант исполнения Pluto-SDR от AD), но с "ненастоящим" PCI-e, поскольку он подключен к процессорной подсистеме Zynq (т.н. PS) - т.е. те, кто хотели своими ручками RTL для PCI-e со всякими кастомными BAR и самописными движками DMA - немного в пролёте.
Для тех кому некритичен доступ к голому PCI-e пространство для манёвра всё равно остаётся в виду наличия высокосрокостной связки АЦП+ЦАП подключенной к FPGA части Zynq (т.н. PL).
Еще из позитивных сторон: стоимость всего 10к₽💰
▫️https://aliexpress.com/item/1005009017887241.html
▫️https://aliexpress.ru/item/1005009017887241.html
--------------
*Предыдущие серии PCI-e on FPGA:
▫️https://www.tgoop.com/vlsihub/17
▫️https://www.tgoop.com/vlsihub/18
▫️https://www.tgoop.com/vlsihub/19
▫️https://www.tgoop.com/vlsihub/679
▫️https://www.tgoop.com/vlsihub/712
▫️https://www.tgoop.com/vlsihub/720
▫️https://www.tgoop.com/vlsihub/724
▫️https://www.tgoop.com/vlsihub/733
❗️UPD: уточнение по архитектуре: похоже там стоит реалтековская гигабитная сетевуха, подключенная к Zynq с одной стороны и к PCIe с другой. Вот такие пироги 🤷♂️
@vlsihub
👍9❤1✍1🔥1
ZynQ по $2 😱
💡 Почему-то в такие моменты мысль только одна: а вот если 1000шт купить, то что-то интересное собрать можно на этом симбиозе FPGA+ARM❓
▫️https://aliexpress.com/item/1005008166218571.html
▫️https://aliexpress.ru/item/1005008166218571.html
@vlsihub
▫️https://aliexpress.com/item/1005008166218571.html
▫️https://aliexpress.ru/item/1005008166218571.html
@vlsihub
Please open Telegram to view this post
VIEW IN TELEGRAM
✍9🤯5🔥3
Forwarded from VLSI HUB (Dmitry Murzinov)
This media is not supported in your browser
VIEW IN TELEGRAM
🤣13❤12🔥2😁2
Весьма непонятный* экспонат:
XCKU5P на дефектной плате за 3k₽
▫️https://aliexpress.com/item/1005008779945927.html
▫️https://aliexpress.ru/item/1005008779945927.html
❗️Работоспособность FPGA также под вопросом.
*непонятного происхождения и необъяснимой стоимости 🤯
@vlsihub
XCKU5P на дефектной плате за 3k₽
▫️https://aliexpress.com/item/1005008779945927.html
▫️https://aliexpress.ru/item/1005008779945927.html
❗️Работоспособность FPGA также под вопросом.
*непонятного происхождения и необъяснимой стоимости 🤯
@vlsihub
В то время как Нвидия пытается обучить LLM на верилог, альтернативные исследователи вводят понятие HCL (Hardware Construction Language) к которым относят Chisel и воплощают доктрину AHDM (Agile Hardware Development Methodology) с помощью разработанных в Китае моделей LLM.
Эх, чего только не понапридумывают, лиьш бы на верилоге не писать 😃
📄 https://www.alphaxiv.org/overview/2504.19144v1
📱 https://github.com/observerw/ChiseLLM
PS: PDF с публикацией в комментариях.
@vlsihub
📄 https://www.alphaxiv.org/overview/2504.19144v1
PS: PDF с публикацией в комментариях.
@vlsihub
Please open Telegram to view this post
VIEW IN TELEGRAM
1🔥8🤔4
А вот как бы круто было, если бы был такой тул:
Т.е.:
1️⃣ Берёт два дампа и делает XOR между идентичными сигналами (подразумевается что дампы одного и того же проекта)
2️⃣ А если умеет еще и оставлять в финальном дампе только ненулевые сигналы - то вообще сказка (т.е. те, которые не совпали)
Ну, еще докучи можно
PS: вообще это очень комичнои стыдно что в 2025г я до сих пор использую столь архаичные способы отладки
PPS: а какой экзотикой пользуетесь вы?😃
vcd-diff dump001.vcd dump002.vcd -o xored-diff.vcd
Т.е.:
1️⃣ Берёт два дампа и делает XOR между идентичными сигналами (подразумевается что дампы одного и того же проекта)
2️⃣ А если умеет еще и оставлять в финальном дампе только ненулевые сигналы - то вообще сказка (т.е. те, которые не совпали)
Ну, еще докучи можно
vcd-merge просто для слияния двух дампов в один финальный файлPS: вообще это очень комично
PPS: а какой экзотикой пользуетесь вы?
Please open Telegram to view this post
VIEW IN TELEGRAM
👍5
26-слойная подложка - GS Nanotech безусловно молодцы 💪
..даже если какие-то из этих слоёв пошли на "🐱
А вот пишущая братия явно в ударе: в статье это единственное упоминание Элвиса и, вероятно, в Элвисе тоже знатно прифигели, когда услышали в свой адрес вопрос: "что вы думаете об этом"😄
источник
@vlsihub
..даже если какие-то из этих слоёв пошли на "
светодиоды, резисторы и т. п.". А вот пишущая братия явно в ударе: в статье это единственное упоминание Элвиса и, вероятно, в Элвисе тоже знатно прифигели, когда услышали в свой адрес вопрос: "что вы думаете об этом"
источник
@vlsihub
Please open Telegram to view this post
VIEW IN TELEGRAM
🤣16👍4✍2🌚1
Продолжаем тему PCI-e on FPGA
предыдущие железки:
▫️раз
▫️два
Чем примечательна эта железка:
▫️Xilinx Kintex US+: XCKU5P-2FFVB676I
▪️~220k LUT
▪️~430k FF
▪️~1800 DSP
▫️DDR4 2GB
▫️PCIE Gen3 x4
▫️QSFP28
▫️FMC HPC (!)
▫️FFC-разьём под MIPI CSI (4-lane)
▫️34 сигнальных пина FPGA выведены на гребёнку IDC 2,54mm
▫️Встроенный JTAG (+UART over USB)
СНГ:
▫️https://aliexpress.ru/item/1005010169200065.html
▫️https://aliexpress.ru/item/1005010251683012.html
WorldWide:
▫️https://www.aliexpress.com/item/1005010169200065.html
▫️https://www.aliexpress.com/item/1005010251683012.html
Из всего что попадалось прежде, кажется что это прям топ по соотношению возможности/цена.
И потом для работы с PCI-e лучше не использовать* 7-ю серию (в последующих семействах этот СФ-блок был переработан и лучше сразу начинать с "правильного").
* - в учебных целях
@vlsihub
предыдущие железки:
▫️раз
▫️два
Чем примечательна эта железка:
▫️Xilinx Kintex US+: XCKU5P-2FFVB676I
▪️~220k LUT
▪️~430k FF
▪️~1800 DSP
▫️DDR4 2GB
▫️PCIE Gen3 x4
▫️QSFP28
▫️FMC HPC (!)
▫️FFC-разьём под MIPI CSI (4-lane)
▫️34 сигнальных пина FPGA выведены на гребёнку IDC 2,54mm
▫️Встроенный JTAG (+UART over USB)
СНГ:
▫️https://aliexpress.ru/item/1005010169200065.html
▫️https://aliexpress.ru/item/1005010251683012.html
WorldWide:
▫️https://www.aliexpress.com/item/1005010169200065.html
▫️https://www.aliexpress.com/item/1005010251683012.html
Из всего что попадалось прежде, кажется что это прям топ по соотношению возможности/цена.
И потом для работы с PCI-e лучше не использовать* 7-ю серию (в последующих семействах этот СФ-блок был переработан и лучше сразу начинать с "правильного").
* - в учебных целях
@vlsihub
3✍10🔥7